CPU的主要性能指標有:
1.電源頻率
主頻也叫時鐘頻率，用來表示CPU內核工作的CPU時鐘速度，即數字脈沖信號在CPU中振蕩的速度。
2.外部頻率
外頻是CPU和主板同步運行的速度。
3.FSB頻率
總線是連接計算機微處理器和內存芯片以及與之通信的設備的硬件通道。前端總線將CPU連接到主存儲器和外圍總線，這些總線通向系統組件，如磁盤驅動器、調制解調器和網卡。人們經常用MHz來描述總線頻率。
FSB的頻率直接影響CPU和內存直接數據交換的速度。因為數據傳輸的最大帶寬取決於同時傳輸的所有數據的寬度和傳輸頻率，即數據帶寬=(總線頻率×數據位寬)÷8。
4.CPU的位和字長
位:在數字電路和計算機技術中，采用二進制編碼，編碼只有“0”和“1”，其中“0”和“1”都是CPU中的壹位。
字長:在計算機技術中，CPU在單位時間內(同時)壹次能處理的二進制數的位數稱為字長。因此，能夠處理字長為8位的數據的CPU通常稱為8位CPU。同樣，32位CPU在單位時間內可以處理32位二進制數據。字節和字長的區別:由於常用的英文字符可以用8位二進制來表示，所以8位通常稱為壹個字節。字長的長度不是固定的，對於不同的CPU和字長是不壹樣的。8位CPU壹次只能處理壹個字節，而32位CPU壹次可以處理四個字節。同樣，字長為64位的CPU壹次可以處理8個字節。
5.倍頻系數
倍頻系數是指CPU主頻與外部頻率的相對比例關系。在外部頻率相同的情況下，倍頻越高，CPU頻率越高。但實際上，在外部頻率相同的前提下，高倍頻的CPU本身意義不大。這是因為CPU與系統之間的數據傳輸速度是有限的，壹味追求高倍頻來獲取高頻的CPU會有明顯的“瓶頸”效應——CPU從系統獲取數據的極限速度無法滿足CPU運行的速度。壹般英特爾的CPU除了工程版，都是用倍頻鎖定的，而AMD之前是不鎖定的。
緩存
緩存大小也是CPU的重要指標之壹，緩存的結構和大小對CPU的速度影響很大。CPU中的緩存運行頻率非常高，通常與處理器同頻，工作效率遠大於系統內存和硬盤。在實際工作中，CPU經常需要重復讀取同壹個數據塊，緩存容量的增加可以大大提高CPU內部讀取數據的命中率，而無需在內存或硬盤中尋找，從而提高系統性能。但是由於CPU芯片面積和成本的因素，緩存很小。
L1緩存是CPU的第壹層緩存，分為數據緩存和指令緩存。內置L1緩存的容量和結構對CPU的性能影響很大。然而，高速緩沖存儲器都是由靜態RAM構成的，並且結構復雜。在CPU的管芯面積不能太大的情況下，L1級緩存的容量不能做得太大。壹般服務器CPU的L1緩存容量通常為32-256 KB。
L2緩存是CPU的二級緩存，分為內部和外部芯片。內部芯片二級緩存運行速度與主頻相同，而外部二級緩存只有主頻的壹半。L2緩存容量也會影響CPU的性能。原則是CPU越大越好。目前國內最大的CPU容量為512KB，而服務器和工作站使用的CPU L2緩存高達256-1MB，有的高達2MB或3MB。
L3緩存(三級緩存)分為兩種，早期的外置，現在的內置。其實際作用在於，L3緩存的應用可以進壹步降低內存延遲，提高處理器在計算大數據量時的性能。降低內存延遲，提高大數據的計算能力，對遊戲很有幫助。但是，通過在服務器領域添加L3緩存，性能仍有顯著提高。例如，具有較大L3緩存的配置可以更有效地使用物理內存，因此它可以比較慢的磁盤I/O子系統處理更多的數據請求。具有更大L3緩存的處理器提供了更高效的文件系統緩存行為以及更短的消息和處理器隊列長度。
其實最早的L3緩存應用在AMD發布的K6-III處理器上。當時L3緩存並沒有集成到芯片中，而是由於制造工藝的原因集成到主板中。L3緩存，只能和系統總線頻率同步，和主存區別不大。後來，L3緩存是英特爾為服務器市場推出的安騰處理器。然後是P4EE和至強MP。英特爾還計劃在未來推出9MB三級高速緩存的Itanium2處理器和24MB三級高速緩存的雙核Itanium2處理器。
但是L3緩存對於提高處理器的性能並不是很重要。比如配備1MB三級緩存的至強MP處理器，依然不是驍龍的對手，這說明前端總線的增加會比緩存的增加帶來更有效的性能提升。
7.CPU擴展指令集
CPU依靠指令來計算和控制系統，每個CPU都設計有壹系列與其硬件電路相匹配的指令系統。指令的強弱也是CPU的重要指標，指令集是提高微處理器效率最有效的工具之壹。從目前的主流架構來看，指令集可分為復雜指令集和簡化指令集兩部分，而從具體應用來看，如英特爾的MMX(多媒體擴展)、SSE、SSE 2(流-單指令多數據-擴展2)、SEE3和AMD的3DNow！它們都是CPU的擴展指令集，分別增強了CPU的多媒體、圖形圖像和互聯網的處理能力。我們通常把CPU的擴展指令集稱為“CPU指令集”。SSE3指令集也是目前最小的指令集。以前，MMX包含57個命令，SSE包含50個命令，SSE2包含144個命令，SSE3包含13個命令。目前SSE3也是最先進的指令集。英特爾Prescott處理器已經支持SSE3指令集。AMD將在未來的雙核處理器中加入對SSE3指令集的支持，全美達處理器也將支持該指令集。
8.CPU內核和I/O工作電壓
從586CPU開始，CPU的工作電壓分為內核電壓和I/O電壓。通常，CPU的核心電壓小於或等於I/O電壓。其中，內核電壓的大小取決於CPU的生產工藝。壹般生產工藝越小，內核的工作電壓越低。I/O電壓壹般為1.6~5V。低電壓可以解決功耗過大和發熱量過大的問題。
9.制造工藝
制造工藝的微米是指集成電路中電路之間的距離。制造技術的趨勢是向更高密度發展。IC電路設計的密度越高，就意味著在相同尺寸和面積的IC中，妳可以擁有更高密度和更復雜功能的電路設計。現在主要的180nm，130nm，90nm。最近官方已經表示有65nm的制造工藝。
10.指令組
(1)CISC指令集
CISC指令集，又稱復雜指令集，英文稱為CISC(Complex Instruction Set Computer的縮寫)。在CISC微處理器中，程序的指令是順序串行執行的，每個指令中的操作也是順序串行執行的。順序執行的優點是控制簡單，但計算機各部分利用率不高，執行速度慢。其實就是Intel生產的x86系列(也就是IA-32架構)CPU以及與其兼容的CPU，比如AMD和VIA。甚至新的X86-64(也稱為AMD64)也屬於CISC。
要知道什麽是指令集，要從今天的X86架構CPU說起。X86指令集是英特爾專門為其第壹個16位CPU(i8086)開發的。IBM IBM1981+0推出的全球首款PC中的CPU-I 8088(I 8086的簡化版)也使用了X86指令。同時，在計算機中加入了X87芯片，提高了浮點數據處理能力。後來又增加了X86指令集和X87指令集。
雖然隨著CPU技術的不斷發展，Intel相繼開發了新型的i80386和i80486，從過去的PII至強、PIII至強、奔騰3，最後到今天的奔騰4系列和至強(不包括至強諾康納)，為了保證計算機能夠繼續運行過去開發的各種應用程序，保護和繼承豐富的軟件資源，Intel公司生產的所有CPU仍然繼續使用X86指令集，因此其CPU仍然屬於X86系列。因為Intel X86系列及其兼容的CPU(如AMD Athlon MP等。)全部使用X86指令集，形成了今天龐大的X86系列和兼容CPU陣容。目前x86CPU主要包括intel的服務器CPU和AMD的服務器CPU。
(2)RISC指令集
RISC是英文“Reduced Instruction Set Computing”和中文“Reduced Instruction Set”的縮寫。它是在CISC指令系統的基礎上開發的。在CISC機器上的壹些測試表明，各種指令的頻率是相當不同的。最常用的是壹些簡單的指令，只占指令總數的20%，但它們在程序中的出現頻率卻占了80%。復雜的指令系統必然增加微處理器的復雜度，導致開發時間長，成本高。而且復雜的指令需要復雜的運算，必然會拖慢計算機的速度。基於以上原因，RISC CPU於80年代誕生。與CISC CPU相比，RISC CPU不僅簡化了指令系統，而且采用了稱為超標量和超級流水線的結構，大大增加了並行處理能力。RISC指令集是高性能CPU的發展方向。它與傳統的CISC(復雜指令集)相反。相比之下，RISC比復雜指令集有統壹的指令格式、更少的類型和更少的尋址方式。當然處理速度要高很多。目前這種指令系統的CPU廣泛應用於中高端服務器，尤其是高端服務器，都采用RISC指令系統CPU。RISC指令系統更適合高端服務器的操作系統UNIX，現在Linux也屬於類UNIX操作系統。RISC CPU在軟件和硬件上與Intel和AMD CPU不兼容。
目前中高端服務器使用RISC指令的CPU主要有以下幾類:PowerPC處理器、SPARC處理器、PA-RISC處理器、MIPS處理器、Alpha處理器。
⑶IA-64
關於EPIC(顯式並行指令計算機)是否是RISC和CISC的繼承者，壹直有很多爭論。單就EPIC系統而言，更像是英特爾處理器走向RISC系統的重要壹步。理論上，在相同的主機配置下，EPIC系統設計的CPU比基於Unix的應用軟件要好得多。
英特爾采用EPIC技術的服務器CPU是位於安騰的安騰(開發代號為Merced)。它是IA-64位處理器，也是IA-64系列的第壹款。微軟還開發了壹個代號為Win64的操作系統，由軟件支持。在英特爾采用X86指令集後，它轉向尋求更先進的64位微處理器。英特爾之所以這麽做，是因為他們想擺脫龐大的x86 ISA架構，引入精力充沛、功能強大的指令集，於是誕生了帶有EPIC指令集的IA-64架構。IA-64在很多方面都比x86有了很大的進步。它突破了傳統IA32架構的諸多限制，在數據處理能力、系統穩定性、安全性、可用性和可觀測性方面實現了突破性的提升。
IA-64微處理器最大的缺陷就是不兼容x86。為了讓IA-64處理器更好地運行兩個朝代的軟件，英特爾在IA-64處理器(安騰、安騰2...)，以便將x86指令翻譯成IA-64指令。這個解碼器不是最高效的解碼器，也不是運行x86代碼的最佳方式(最好的方式是直接在x86處理器上運行x86代碼)，所以安騰和Itanium2在運行x86應用時的性能很差。這也成為X86-64的根本原因。
(4)X86-64 (AMD64 / EM64T)
由AMD設計，可同時處理64位整數運算，兼容X86-32架構。它支持64位邏輯尋址，並提供轉換為32位尋址的選項；但默認的數據操作指令是32位和8位，提供了轉換為64位和16位的選項；支持通用寄存器，如果是32位運算，結果會擴展成完整的64位。這樣指令中就有了“直接執行”和“轉換執行”的區別，指令字段為8位或32位，可以避免字段過長。
x86-64(也叫AMD64)的產生不是空穴來風。x86處理器的32位尋址空間僅限於4GB內存，IA-64處理器與x86不兼容。AMD充分考慮了客戶的需求，加強了x86指令集的功能，使這個指令集可以同時支持64位計算模式，所以AMD把他們的結構稱為x86-64。在技術上，為了在X86-64架構中進行64位操作，AMD推出了R8-R15通用寄存器作為原有X86處理器寄存器的擴展，但這些寄存器在32位環境中並沒有得到充分的使用。EAX和EBX等原始寄存器也從32位擴展到64位。SSE單元增加了八個新寄存器，為SSE2提供支持。增加寄存器數量將提高性能。同時，為了同時支持32位和64位代碼和寄存器，x86-64架構允許處理器工作在以下兩種模式:長模式和遺留模式，長模式又分為兩個子模式(64位模式和兼容模式)。該標準已被引入AMD服務器處理器中的Opteron處理器。
今年推出了支持64位的EM64T技術。在正式命名為EM64T之前，它是IA32E，是Intel的64位擴展技術的名稱，用來區分X86指令集。英特爾的EM64T支持64位子模式，類似於AMD的X86-64技術。它采用64位線性平面尋址，增加了8個新的通用寄存器(GPRs)，並增加了8個支持SSE指令的寄存器。與AMD類似，英特爾的64位技術將兼容IA32和IA32E，只有在運行64位操作系統時才會采用IA32E。IA32E將由兩種子模式組成:64位子模式和32位子模式，它們像AMD64壹樣向後兼容。英特爾的EM64T將完全兼容AMD的X86-64技術。現在諾科納處理器增加了壹些64位技術，英特爾的奔騰4E處理器也支持64位技術。
應該說兩者都是兼容x86指令集的64位微處理器架構，但EM64T和AMD64還是有壹些區別的。AMD64處理器中的NX位不會在英特爾處理器中提供。
11.超級流水線和超標量
在解釋超級流水線和超標量之前，先理解流水線。流水線最早是Intel在486芯片中使用的。裝配線就像工業生產中的裝配線壹樣工作。在CPU中，壹條指令處理流水線由5-6個功能不同的電路單元組成，然後將壹條X86指令分成5-6步，分別由這些電路單元執行，這樣壹條指令就可以在壹個CPU時鐘周期內完成，從而提高了CPU的運行速度。經典奔騰的每個整數流水線分為指令預取、解碼、執行、回寫結果四個階段，浮點流水線分為八個階段。
超標量是通過建立多條流水線來同時執行多個處理器，其本質是以空間換時間。而超級流水線通過細化流水線，提高主頻，可以在壹個機器周期內完成壹個或多個操作，其本質是以時間換取空間。比如奔騰4的流水線就長達20級。流水線設計的越長，完成壹條指令的速度就越快，所以可以適應工作頻率更高的CPU。但是長流水線也帶來了壹些副作用，很可能高頻率的CPU實際運行速度會更低。英特爾奔騰4就是這種情況。雖然它的主頻可以高達1.4G，但運行性能卻遠不及AMD速龍甚至奔騰III。
12.包裝形式
CPU封裝是利用特定的材料將CPU芯片或CPU模塊固化在其中，防止損壞的壹種保護措施。壹般CPU只有包裝好才能交付給用戶。CPU的封裝方式取決於CPU的安裝形式和器件的壹體化設計。從大的分類來說，Socket插座安裝的CPU通常采用PGA(網格陣列)封裝，而Slot x slot安裝的CPU則全部采用SEC(單面插件盒)封裝。現在有封裝技術，如PLGA(塑料柵格陣列)和奧爾加(有機柵格陣列)。由於市場競爭日益激烈，目前CPU封裝技術的發展方向主要是節約成本。
13，多線程
同步多線程同步多線程，簡稱SMT。SMT通過復制處理器的結構狀態，使同壹處理器上的多個線程同步執行，共享處理器的執行資源，可以最大限度地實現寬發射和亂序超標量處理，提高處理器運算部件的利用率，緩解數據相關或緩存未命中帶來的訪存延遲。當沒有多線程可用時，SMT處理器幾乎與傳統的寬發射超標量處理器相同。SMT最吸引人的地方在於，只需小規模改變處理器內核的設計，幾乎不增加額外成本，就能顯著提升性能。多線程技術可以為高速計算核心準備更多的待處理數據，減少計算核心的空閑時間。這對於桌面低端系統來說無疑是很有吸引力的。從3.06GHz奔騰4開始，所有英特爾處理器都將支持SMT技術。
14，多核
多核，也稱為芯片多處理器(CMP)。CMP是由美國斯坦福大學提出的。它的思想是將大規模並行處理器中的SMP(對稱多處理器)集成到同壹個芯片中，每個處理器並行執行不同的進程。與CMP相比，SMT處理器結構的靈活性更加突出。但當半導體工藝進入0.18微米時，線延遲已經超過門延遲，這就要求微處理器的設計要通過劃分許多規模更小、局部性更好的基本單元結構來進行。相比之下，CMP結構被劃分為多個處理器核，每個核相對簡單，有利於優化設計，因此更有發展前景。目前IBM的Power 4芯片和Sun的MAJC5200芯片都采用了CMP結構。多核處理器可以共享處理器中的緩存，提高了緩存利用率，簡化了多處理器系統設計的復雜度。
2005年下半年，英特爾和AMD的新處理器也將集成到CMP結構中。全新安騰處理器的開發代號為Montecito，采用雙核設計，至少擁有18MB片內緩存，采用90nm工藝制造。它的設計絕對是對當今芯片行業的挑戰。它的每個獨立內核都有獨立的L1、L2和L3緩存，包括大約1億個晶體管。
15、SMP
對稱多處理結構(Symmetric Multi-Processing，SMP)是對稱多處理結構(Symmetric Multi-Processing structure)的縮寫，是指壹臺計算機上組裝的壹組處理器(多CPU)，每個CPU * * *享有內存子系統和總線結構。在這項技術的支持下，服務器系統可以同時運行多個處理器，並享受內存和其他主機資源。像雙至強，也就是我們所說的雙路，這是對稱處理器系統中最常見的壹種(至強MP可以支持四路，AMD Opteron可以支持1-8)。也有幾個是16。但總的來說，SMP結構的機器擴展性差，很難做到100以上的處理器。壹般有8到16個處理器，但這對大多數用戶來說已經足夠了。它在高性能服務器和工作站級主板架構中最為常見，例如可以支持多達256個CPU的系統的UNIX服務器。
搭建壹個SMP系統的必要條件是:支持SMP的硬件包括主板和CPU；支持SMP的系統平臺，然後是支持SMP的應用軟件。
為了使SMP系統高效運行，操作系統必須支持SMP系統，如WINNT、LINUX、UNIX等32位操作系統。也就是說，可以執行多任務和多線程。多任務是指操作系統可以讓不同的CPU同時完成不同的任務；多線程是指操作系統讓不同的CPU並行完成同壹任務。
為了設置SMP系統，對選擇的CPU有很高的要求。首先，CPU必須有內置的APIC(高級可編程中斷控制器)單元。英特爾多處理規範的核心是使用高級可編程中斷控制器(APICS)。再次，相同的產品型號，相同類型的CPU核心，完全相同的運行頻率；最後，盡量保持相同的產品序列號，因為當兩個生產批次的CPU作為雙處理器運行時，可能會出現壹個CPU負擔過重，另壹個CPU負擔過輕的情況，無法充分發揮其最大性能，更嚴重的可能會導致死機。
16，NUMA科技
NUMA是壹種非均勻訪問分布式存儲技術，它是由若幹個獨立的節點通過高速專用網絡連接而成的系統，每個節點可以是單個CPU或SMP系統。在NUMA，緩存壹致性的解決方案有很多，需要操作系統和專用軟件的支持。圖2是Sequent公司的NUMA系統的壹個例子。有三個SMP模塊通過高速專用網連接成壹個節點，每個節點可以有12個CPU。像Sequent這樣的系統最多可以達到64個CPU，甚至256個CPU。顯然，這是SMP和NUMA技術的結合。
17，亂序執行技術
亂序執行(Out-of-orderexecution)是指CPU允許多個指令不按照程序中指定的順序開發，並發送到相應的電路單元進行處理的技術。這樣可以提前執行的指令會根據每個電路單元的狀態和每個指令是否可以提前執行的具體情況，立即發送到相應的電路單元執行。在此期間，指令不會按照指定的順序執行，然後由重排單元按照指令的順序重新排列每個執行單元的結果。采用亂序執行技術的目的是使CPU內部電路運行在全負荷，相應地提高CPU運行程序的速度。分支技術:(分支)指令操作時，需要等待結果。壹般情況下，無條件分支只需要按照指令的順序執行即可，而條件分支必須根據處理後的結果再決定是否按照原來的順序進行。
18，CPU的內存控制器
許多應用程序具有更復雜的讀取模式(幾乎是隨機的，尤其是在緩存命中不可預測的情況下)，並且不能有效利用帶寬。壹個典型的應用是業務處理軟件。即使有亂序執行等CPU特性，也會受到內存延遲的限制。這樣，CPU必須等到運行所需數據的被除數加載後才能執行指令(不管這些數據是來自CPU緩存還是主存系統)。目前低級系統的內存延遲約為120-150 ns，而CPU速度在3GHz以上，單個內存請求可能浪費200-300個CPU周期。即使當緩存命中率達到99%時，CPU也可能會花費50%的時間等待內存請求的結束——例如，因為內存延遲。
妳可以看到驍龍集成內存控制器的延遲，比支持雙通道DDR內存控制器的芯片組延遲低很多。英特爾還按計劃在處理器內部集成了內存控制器，這使得北橋芯片變得不那麽重要了。但它改變了處理器訪問主存的方式，有助於提高帶寬，減少內存延遲，提高處理器性能。
CPU就像人的大腦。妳必須通過大腦思考才能做壹些事情，計算機也是如此。